modelsim 详细教程零基础
modelsim如何更改波形图高度？
modelsim如何更改波形图高度？
波形下方 右键选中GridTimeline Properties，在里面就可以进行相关设置了，你要设置的单位可以在Time units中下拉选择，从fs（飞秒）到hr（小时）都有的
matlab2016b如何打开simulink的model？
m文件对simulink的连接：
1、在m文件中首先打开mdl文件，用open_system(model)；
2、现在可以在m文件中用set_param()和get_param()函数改变和获得simulink中模块的参数值；把m函数封装成simulink模块（matlab7.0）：1、可以应用user－DefinedFunctions里面的EmbeddedMATLABFunction；2、m函数为多输入与多输出时可直接改fcn函数输入与输出，保存就可以那；用sim()函数该函数的调用格式为：[t,x,y]sim(f1,tspan,options,ut)其中f1为SIMULINK的模型名，tspan为仿真时间控制变量；参数options为模型控制参数；ut为外部输入向量
modelsim怎样把关闭的仿真窗口，再次打开？
1）最简单的方法是重新simulation；
2）还可以在view下拉菜单中选择wave选项，然后从新添加信号到wave，以前仿真的波形还会保留下来，不需要从新simulation
wire和reg型数据的区别？
1、仿真角度不同
当HDL语言面对的是编译器（如Modelsim等）时：
wire对应于连续赋值，如assign。
reg对应于过程赋值，如always，initial。
2、综合角度不同
当HDL语言面对的是综合器（如DC等）时：
wire型的变量综合出来一般是一根导线。
reg变量在always块中有两种情况：
(1)、always后的敏感表中是（a or b or c）形式的，也就是不带时钟边沿的，综合出来还是组合逻辑。
(2)、always后的敏感表中是（posedge clk）形式的，也就是带边沿的，综合出来一般是时序逻辑，会包含触发器（Flip－Flop）。
3、设计不同
输入信号一般来说不能判断出上一级是寄存器输出还是组合逻辑输出，对于本级来说，就当成一根导线，即wire型。而输出信号则由自己来决定是reg还是组合逻辑输出，wire和reg型都可以。但一般的，整个设计的外部输出（即最顶层模块的输出），要求是reg输出，这比较稳定、扇出能力好。